Auf der Skizze sieht man ein interessantes Detail, was mich damals, als der Patsburg-Chipsatz bekannt wurde, verwirrt hat.
Da hiess es, es gäbe die Option, vier zusätzliche PCIe-Lanes zu Anbindung des Chipsatzes zu nutzen, um die Bandbreite für Speichermedien zu erhöhen (bei 10x SATA3 sich eine gute Idee). Irgendwie hat sich das bei vielen Als PCIe 3.0-Verbindung festgesetzt, was aber imho nicht sein konnte. SNB-E sollte 40 Lanes gen3 haben und der X79 wie der P67 8+4 für den DMI, alle Gen2.
Ich dachte nun, dass einfach von beiden Chips 8 Lanes stat vier für den DMI verwendet werden, so dass der CPU nur noch die 32 für die PEGs bleiben und dem PCH 4 Lanes für Slots und Zusatzchips.
Die Skizze macht nun irgendwie beides. DMI 2.0 ist mit 2GB/s aufgeführt, daneben 4x PCIe Gen2, aber trotzdem hat der PCH noch 8 Lanes für Slots und die CPU 4 Lanes Gen3 übrig. Hat ASUS sich nun vertan, oder haben CPU und PCH in Wirklichkeit 44 bzw 16 Lanes? Warum ist diese Verbindung extra aufgeführt, obwohl sie doch im Prinzip nur das DMI verbreitert?