Abgesehen von den nun offenbarten technischen Schwierigkeiten ist das eine ganz vernünftige Entscheidung, da SATA 6GB/s als Einbettung in der bestehenden Infrastruktur unsinnig ist. Man überlege sich: Ins Felde geführtes Hauptargument ist die mangelnde Bandbreitenreserve der 3 GB/s SATA Schnittstelle. Da nach Spezifikation diese Bandbreite jedem 'Peer' zur Verfügung stehen mus und unter der ungünstigen, nicht Spielzeug-PC konformen Annahme, daß man wirklich 6 Platten an einem Controller betreibt (wie in meinem Falle), tritt theoretisch eine Datenbelastung von 6 mal 3 GB/s zwischen Zentral-Chipsatz und ICH (bei Intel, SB bei AMD, MCP bei nVidia) auf. Bei einem X58 mit ICH10, als Beispiel, ergibt das nur Unsinn, da X58 und ICH10 via DMI kommunizieren und dieses Interface auf 2 GB/s limitiert ist - insgesamt, also mit allem, was da noch so auf der ICH10 vegetiert (PCIe 1.X, NIC, USB, IEEE1394). Bei Intels P55 würde also der SATA 6GB/s Controller über PCIe angebunden werden müssen. Bei zwei Ports sind zwei Lanes bei PCIe 2.0 nötig, 4 mit PCIe 1.1, um überhaupt sinnvolle Bandbreitenreserven parat zu haben. Ich sehe mal von gewissen Implementationsschwächen ab, die nie zur vollen Entfaltung der theoretischen Bandbreite führen. Es ist also bei der gegebenen Infrastruktur eigentlich purer Blödsinn, SATA 6GB/s anbieten zu wollen, indem man einen Chip 'dranklatscht'. Einziger Wehrmutstropfen könnte das verbesserte Protokoll des neuen SATA Standards sein, das besseres NCQ bietet und diverse andere Nettigkeiten. Da bisherige SSD noch nicht ganz an der 300 MB/s-Marge kratzen, dürfte, in anbetracht der im Moment noch geringen Verbreitung, der Druck auf das altgediente SATA 3GB/s noch nicht so hoch sein. Selbst bei diesem Standard ist DMI bei Intel schon arg mager mit seinen 2 GBytes/s ausgelegt. Viel 'schärfer' betreibt Firma AMD Bauernfängerei mit der zukünftigen SB8XX: Diese wird via DMI-ähnlichen Interface angebunden das ebenfalls über vier dafür vorgesehene PCIe 2.0-Lanes and den Zentralchipsatz angebunden wird und nebst den von einer ICH10R bekannten Anschlüssen kommen jetzt aber minimal vier PCIe 2.0 Lanes hinzu, wenn nicht sogar sechs Lanes. Im Klartext heißt das, daß das Interface theoretisch schnell gesättigt ist!
Wer wirklich ordentlich Dampf auf den Platten braucht, sollte sich ein Board mit 6 oder 8 SAS Ports beschaffen oder sich einen PCIe 8x SAS-Controller zulegen und seine SSDs oder SATA Platten an diesem anschließen. Das birgt weniger Ärger.
Der Marvell-Chip erscheint ein wahrer Schnellschuß gewesen zu sein, bislang scheinen andere Chiphersteller sowohl bei USB 3.0 als auch bei SATA 6 GB/s eher den gemütlichen Gang eingelegt zu haben. Was auch immer die gründe sind, ASUS' und GigaBytes Entscheidung nähren wohl die Vermutung, daß da noch zuviel Entwicklungsarbeit nötig ist.
